あなたにとって最適な基板製造業者をご提案

  • ホーム
  • ピックアップ
  • 半導体業界の話題(第 10 回)〜エレクトロニクス業界の発展を牽引してきた「ムーアの法則」はさらに続く(最終回)〜 厚木エレクトロニクス  加藤 俊夫 氏
掲載企業数
607社
最終更新日
2022/7/29 (金) 12:43

2018.11.09

半導体業界の話題(第 10 回)〜エレクトロニクス業界の発展を牽引してきた「ムーアの法則」はさらに続く(最終回)〜 厚木エレクトロニクス  加藤 俊夫 氏

執筆者:厚木エレクトロニクス 加藤 俊夫

半導体業界の話題(第 10 回)〜エレクトロニクス業界の発展を牽引してきた「ムーアの法則」はさらに続く(最終回)〜 厚木エレクトロニクス  加藤 俊夫 氏

1. はじめに

 これまで、ムーアの法則を推進した原動力として、LSIパターンの微細化による集積度の向上と、デバイス構造に対して行われた数々の改善について議論してきた。最終回では、①集積度の向上は、NANDフラッシュにお任せ、②集積度より性能向上(動作速度の向上、低消費電力など)、パワーデバイスやMEMSなどを積層して新機能化を目指す"More than Moore"の動きを取り上げて、10回にわたった「ムーアの法則」のまとめとする。

2. ついに出た1Terabit(1兆ビット)メモリ

 昨年サムスンが発表したところでは、「2018年には1TerabitのV-NANDフラッシュメモリを出荷し、これを1パッケージに16チップ入れた16Terabit(2TeraByte)のデータストレージを発売する」。1パッケージに16Terabitといわれると、「ムーアもびっくり」の、予想をはるかに超えた集積度である。集積度の点だけでいえば、いまやNANDフラッシュがLSIのリーディングデバイスである。もちろん、3D-NAND(3Dは3次元の意味)の老舗である東芝も負けてはおらず、QLC(Quad Level Cell : 1個のCellの信号レベルを分割して4ビットのメモリとして使う)で1.33Terabitを開発している。

 その3D-NANDフラッシュは、ウエハ上にCVDで膜を多層につけ、縦にトランジスタを積む構造のため、CVD膜の層数を増やせばいくらでも集積度が上げられる画期的なアイデアである。プロセス難易度が高く、量産までに時間を要したが、現在は多くのメーカーが生産ラインを確立し、多ビット化の競争になっている。

181109_img01.jpg

 NANDフラッシュが何故集積度を増やせるのか? 図1の回路構成で説明すると、右端の太線の図は1ラインを表したもので、No.1のビットを選択する時には、他のビットをすべてON状態にする。No.1のビットのソースがビット線に繋がり、ドレインがアースに接地するので書き込みや読み出しができる。この図から明らかなように、1ビットに必要な配線は1本だけで、一般のMOSでは、電極はソース、ドレイン、ゲートの3端子で3本の配線が大きな面積を占めているのに対して、NANDフラッシュメモリは、1ビット/1本で済むため集積度の向上が簡単である。

181109_img02.jpg

 図2は3D-NANDの構造の一例で、当初はSiO2とポリシリコンのCVD膜24ペアで生産が行われたが、近く100ペアを超える層数が実現すると思われている。アスペクト比(開口と深さの比)が大きく、エッチングとCVDの技術革新が必要で、電極の取り出しも階段状のエッチングや高さの大きく異なる電極を作成しなければならず、想像を絶するほどプロセスは厄介で、これをサポートする装置メーカーが大活躍している。

 以上のように、3D-NANDフラッシュは他のデバイスに圧倒的な差をつけて集積度の点での優位性は決定的である。この先も、データセンタのメモリ用など多くの需要に応えるため、集積度向上の競争は続くはずである。

3. More than Moore

 2007年のITRS(ロードマップ)の会議で、ムーアの法則で集積度を上げるばかりが半導体の進歩ではない。集積度は上がらなくても、より性能が良いLSIが必要だし、センサなど異種素子を組み込んで新しい機能を発揮する素子の開発をすべきで、それを"More than Moore"と呼ぶことになった。

1. 移動度の高い異種材料の採用

 前月号では、平面MOS→FinFET→水平GAA→垂直GAAと構造が代わって行く説明をしたが、構造が改善されても微細化が進むとSiの移動度が減少してしまい、駆動電流が十分に取れなくなる。そこでシリコンに代わって移動度の大きな材料を採用する研究が進んでいる。

181109_table01.jpg

 表1はいくつかの半導体の移動度を示したもので、電子(すなわちNMOSのキャリア)の移動度はGaAsの値が大きく、正孔(PMOSのキャリア)はGeが優れている。そこで、CMOS用として、NMOSにGaAs、PMOSにGeを使うのが望ましい(この表のSiCとGaNは、ワイドギャップ半導体と呼ばれてパワーデバイスの材料として期待されているので参考までに載せておいた)。

 異種材料を用いる場合の最大の問題点は量産性である。Siの場合は300mm径のウエハに多数のチップが載って量産化が可能である。ところが異種材料では、そのような大直径のウエハを製作する技術がなく、量産のためにはSiウエハ上に異種材料を並べる工夫が行われている。その例を二つ上げてみる。

181109_img03.jpg

 図3は、Si上にSiGeの結晶を作成し、これを熱酸化するとSiGe中のSiのみが酸化されてSiO2になり、後には酸化されないGeが単結晶として残るというアイデアで実験的には成功している。まだ、Geの結晶欠陥などがあり、実用化にはさらに検討が必要といわれている。

181109_img04.jpg

 図4は、Si上のSiO2膜に窓を開けてInGaAsをエピタキシャル成長すると、SiO2膜の上を横方向に成長(Lateral Epitaxy)して薄膜の単結晶ができるというアイデアで、横方向に結晶が成長すると結晶欠陥が消滅するらしく、実験的に成功している。

 これらはまだ単発の技術であって、両技術を同一のウエハ上で実現するのは容易ではなく、実際にCMOSLSIなど簡単には出来そうにない。

181109_img05.jpg

 図5は、Geの結晶上でNMOSとPMOSを隣同士に作った例である。理解しやすいようにするため、元の技術発表とはやや異なった図になっている。

 いずれSiは行き詰まって異種材料に移行すると思われるが、筆者の予測では異種材料CMOSが量産されるのは、早くても10年先ではないだろうか。

 Geは、電子も正孔も比較的大きな移動度なので、NMOSとPMOSがともにGeで作ることも考えられ、これなら比較的早く実現するかも知れないが、300mm径のGeウエハは簡単にはできそうにないので、大量産にはかなりの工夫が必要となる。

2. メモリ作用のある異種材料

 メモリ素子は、一度覚えたことを忘れないような現象を利用すれば良く、現在注目されている半導体メモリを表2に挙げた。FeRAM、MRAM、PRAM、ReRAMは、メモリの原理は電気抵抗の変化や磁性体、結晶構造など半導体ではないが、半導体の回路に用いられるので、半導体メモリとされている。ただし数年来、量産化が近いといわれながら、なかなか離陸しないようである。

 現在のコンピュータに使われているメモリは、図6のような構成で、DRAMはナノ秒の高速動作であるのに対して、SSD(Solid State Drive)はミリ秒の低速度で、その差は100万倍にもなる。その中間の性能と容量を持つストレージクラス・メモリが要望されている。ReRAMなどは、高速動作であり、かつ不揮発性なので、そのギャップを埋めるストレージクラス・メモリとして適している。

3. FD-SOIに注目

 FinFETに比べて、構造が簡単、プロセスも30%近く短縮されるFD-SOI(Fully Depleted Silicon on Insulator)が注目される(図7)。20nm以下の厚さのSOI層を空乏化するようにしたMOSである。SOI厚を変えたり、ゲートの金属種を選ぶこと、あるいは基板バイアスを変えてVth(閾値電圧)を制御する。チャネルには不純物を添加しないため、短チャネル効果抑制のためのチャネル不純物の高濃度化が不要で、これにより移動度が向上する。FD-SOIは、FinFETに比べて1世代前のパターンで同等の性能が発揮できるので、今後大いに用いられると思われる。

4. 低消費電力のトンネルFET

 量子力学のトンネル現象を用いたTFET(トンネルFET)が注目されている。図8左のような構造で一見したところMOSに似ているが、ダイオードの一種である。動作原理の詳細は省略するが、得られる特性は図8右のように低電圧動作で、画期的な低消費電力が実現できる。ただし、現在は研究開発中で量産にはなっていない。

5. 異種チップの積層

 Siチップの上に、半導体と限らず、いろいろな電子部品を積層することにより、従来にない機能を持ったデバイスが、LSIパッケージのサイズで提供できれば画期的である。おそらく、日本が世界をリードしている電子部品業界の方々は検討されていると思われ、期待している。

 図9に多層チップの断面図と、積層するのに有望な接続法としてTSVを挙げておく。

4.「ムーアの法則」のまとめ

 ムーアの法則は、CMOSLSIのパターン微細化によって推進されてきた。現在、3nmノードのCMOSLSIの開発を始めるという情報もあり、最小パターンが6nm程度だと思われる。EUVのDouble PatternまたはTriple Patternを用いることになる。LER(Line Edge Roughness)やAlignment精度が原子の大きさに迫る値になり、このあたりが微細化の限界と思われる。

 ダークシリコンといわれる発熱も問題である。今や電源電圧が1V以下になり、この先、0.5V、0.2Vと下げるのは困難になり、比例縮小則が成立せず、消費電力が大きくチップの発熱が大きくなり、これをダークシリコン(Dark Silicon)と呼んでいる。数年前の学会で、チップ温度の将来を予測し、太陽の表面温度になるというレポートが出て大笑いになったそうで、Bright Siliconですね。熱伝導が極端に優れたカーボン系の放熱材を貼り付けるなどの工夫が行われるでしょう。

 最近、IMECから微細化は14Å(オングストローム)まで行くと発表されて話題になっている。現在は知られていないまったく新規な技術革新が起って実現するのか、誰にも分らないが、これまでの半導体の歴史は、「これで打ち止め」といってから、それを打ち破る歴史が続いてきたので、可能性がないとはいえない。1nm幅のCNT(Carbon Nano Tube)をMOSのゲートに用いた例があり、実際に1nmのMOSが作られたそうである。

 素子のサイズが縮小し、これを1兆個も用いた商品を設計するとなると、複雑性が劇的に増大して、もはや人が設計に介在することは不可能になり、すべて自動化、AI(人工知能)が活躍する分野になるかもしれない。半導体業界は、そのような大変革に対して対応を誤らないように、今から十分準備しておく必要がある。

 1工場/1兆円という投資になると考えられ、さらに開発費も年間数千億円にもなると、衆目の見るところ、インテル、サムスン、TSMCの3社以外には先端デバイスを生産できる企業はあり得ない。あるいは数兆円単位の歴史的な統合・買収が進んで、新しい動きが生じるかも知れない。

 半導体業界を取り巻く環境としては、AI、IoT、自動運転、ロボット、バイオ・メディカル、社会インフラなど有望な市場がいくらでもあり、これらの市場には最先端の半導体が求められている。ここ10〜20年間は、半導体業界は「我が世の春」になるはずで、日本企業も生産力では劣っても、せめてファブレスとして頑張って欲しいものである。

 世界はいずれ100億人の人口を抱えるといわれ、都市の人口が爆発的に増えると予測されている。その時、人類は幸せな生活をおくれるだろうか? 環境問題、食料問題、社会インフラなど、解決すべき問題が山積している。この解決には半導体技術が貢献する必要がある。

 さて、本年3月から、9回にわたりムーアの法則を取り上げてみました。お付き合いいただき、ありがとうございました。次月からまったく趣向を変えた話題を考えています。

 乞う、ご期待。

執筆者

厚木エレクトロニクス 加藤 俊夫

厚木エレクトロニクス 加藤 俊夫

国内唯一の実装技術専門誌!『エレクトロニクス 実装技術』から転載。
最新号、雑誌の詳細はこちら

http://www.gicho.co.jp/ept/